もはや恒例の誰得エントリーです。

参考エントリー
CDI:ピックアッププラス側定格設計
CDI:ピックアップマイナス側定格設計
サイリスタのゲート駆動
CDI12F:波形とったど


CDIのノイズのせいでInputCaputreにノイズがのっちゃう件。
BlogPaint
SCRGATEはサイリスタへの信号線です。
二山ありますけど、
一つ目はピックアップのマイナス波に反応したPICの信号
二つ目はプラス波に反応した7度進角固定の信号
です。
PIC側が進角しているのが分かります。

一つ目の山でサイリスタゲートが開いている為、コンデンサに溜まった電荷が一気に放出されているところです。


今の回路図は以下の通りです。
base

この回路図は実際のレイアウトをイメージする為の記述なので、回路図としては分かり辛いかもですが、実装図なのでエエのです。
この回路図通りに作った基板がこれです。
iPhone 001
背面は水平方向でミラー化してます。
なんとなく実装図に似てるでしょ?

さて、なぜピックアップにノイズが発生するのかって言えば、恐らくサイリスタのゲートオープンに伴ってコンデンサが少し発振してるからなんやね。 恐らく、ですが。
メインのコンデンサ(IGコイルに直結している奴)が吐くだけじゃなくって吸っていると。
コンデンサの先はコイルですから振幅はしますよね。

コンデンサから吸われると、GNDからサイリスタのカソード、ダイオード経由で確かに電圧が発生しそうではあります。

ちっこいノイズだからと言ってこのピックアップ周りにコンデンサとか抵抗とか考えも無く入れるのは駄目っぽいです。
4
この波形はアイドリング時のものです。
4番ピンはマイナス波を検知してPICに伝える大事な役目がありますが、アイドリング時は1V程度しか入ってきてません。
抵抗やらダイオードやら入れてますから本当ならもう少し電圧は出てるはずですが、現状はこうです。

2000回転以下は進角させて無いので、さほど大事ではないのですが、1V潰してしまうとこのアイドリング付近のマイナス波が取れなくなります。
いや別に使ってないので大して重要では無いのですが、SDR毎の個体差もありますからその方法は避けたいところです。

従ってその他の手を考えます。
ちゃんと動作していた過去の回路と見比べてみますと、まずサイリスタのすぐ横にGND線を配線してないこと。
まずここからかなと。
10

また吸われるのが問題ならばダイオードを入れるって手もあります。
9
ここね。
以前オレンジ線、つまりコンデンサとコイルを繋ぐ線に流れている電流値を測定したところ、平均値240mAでした。
大容量ダイオード1N4007の定格は平均値1A、ピーク値は30Aが83msですから十分に定格以下ですね。
これも大きいかも知れません。

恐らくこの2点のどちらか、もしくは両方で解決できるかな〜と。